PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-119860

(43) Date of publication of application: 22.05.1991

(51)Int.CI.

HO4N 1/40

B41J 2/52

(21)Application number : 01-255294

(71)Applicant: CANON INC

(22)Date of filing:

02.10.1989

(72)Inventor: OSHIMA MASAMOTO

OKUBO MASAHARU

ITO MICHIO

SASAME HIROSHI YAMADA HIROMICHI

SAITO TETSUO


KASHIWABARA ATSUSHI

KAWANA TAKASHI **MANO HIROSHI SETO KAORU**

(54) IMAGE SIGNAL MODULATION SYSTEM

(57)Abstract:

PURPOSE: To realize high resolution economically by providing a clock generating means to generate plural same frequency clock signals of different phases based on a clock signal, and performing pulse width modulation in short time unit on the clock signal with a cycle within the cycle of a multilevel input recording signal. CONSTITUTION: Clocks DCLK1 and DCLK2 from a delay circuit 10 are inputted to an exclusive OR(EX-OR) circuit 11, and a switching clock with a cycle of 1/2 that of a master clock CLK is generated with the circuit 11. Also, an SCLK2 in which a clock SCLK1 is inverted with an inverter (NOT) circuit 12 is generated. Those SCLK1 and SCLK2 are inputted to up/down counters 8, 9, latches 13, 14, and a switching circuit 15, respectively. Image data D1, D2 are inputted to the switching circuit 15, and they are selected alternately based on the switching clocks SCLK1, SCLK2, and are outputted as serial output image data OPD.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]



⑩日本国特許庁(JP)

① 特許出頗公開

四公開特許公報(A)

平3~119860

識別配号

庁内整理番号

四公開 平成3年(1991)5月22日

H 04 N B 41 J 1/40 2/52 В 9068-5C

> 7611-2C B 41 J 3/00

審査請求 未請求 請求項の数 2

(全13頁)

会発明の名称 画像信号変調方式

> 類 平1-255294 204

願 平1(1989)10月2日 23出

70発 明 者 尾島 佐基 @発 明 老 大久保 正晴 @発 明 伊 苺 道 夫 伊発 男 笹 目 裕 志 個発 明 Ħ 老 ш 博 通 砂発 明 者 斉 雄 @発 明 者 柏 度 淳 @発 男 名 孝 る。 顋 人 キャノン株式会社 70代理人 弁理士 大塚 庚徳 外1名

東京都大田区下丸子3丁目30番2号 キャノン株式会社内 東京都大田区下丸子3丁目30番2号 キャノン株式会社内

東京都大田区下丸子 3 丁目30番 2 号

最終質に続く

明

1. 発明の名称

西像信号变脚方式

2. 特許請求の範囲

(1))多位入力記録信号に基づいて出力関係を形 成する記録装置における画像信号変調方式であっ τ.

クロック信号に基づいて複数のそれぞれ位相の 異なる同一周波数クロック信号を生成するクロツ ク生成手段と、多値入力記録信号を対応する複数 の2値画像信号に変換する変換手段と、 族変換手 段で生成された前記複数の2値画像信号を前記ク ロツク生成手段で生成された各々位相差のある複 数のクロツク信号により多値入力記録信号の1周 期内で順次出力する出力手段とを備え、

多値入力記録信号の周期内に前記クロック信号

の周期より短い時間単位でパルス幅変調を行うこ とを特徴とする面像信号空間方式。

多値入力記録信号に基づいて出力画像を形 成する記録装置における画像信号変調方式であっ

多額入力記録信号の濃度レベルに基づき、該多 値入力記録信号を対応する記録画像信号に変換す る変換手段と、クロツク信号に基づいて該クロッ ク信号から各々所定の重み付けに従い位相をずら した複数のクロック信号を生成するクロック生成 手段と、前記変換手段で変換された変換信号を該 クロツク生成手段で生成された複数のクロック信 号により重み付けを行い時間幅の異なる記録面像 信号に変換して出力する出力手段とを備え、

多位入力記録信号を故信号の周期内に前記クロ ツク信号の周期より短い時間幅を持つ異なる複数 の信号に変換することにより該所定の重み付に従 つたパルス幅変調を行なうことを特徴とする関係 信号変調方式。

3. 免明の詳細な説明

[産業上の利用分野]

本発明は多値入力記録信号をパルス幅変調して 出力する画像信号変調方式に関し、例えば多値入 力記録信号を階調処理して記録画像信号を形成す る画像信号変調方式に関するものである。

【従来の技術】

多値入力の画像信号に基づいて、中間調表現を 行う技術として、パルス幅変調(PWN)方式が 知られている。

従来のPWM方式は、多値入力信号をアナログ信号化し、比較用のアナログ波形(通常は三角波)と比較することによりPWM信号化していた。

この従来のPWM方式を第12回のタイミング チャートを参照して以下に説明する。

従来においては、第12図に示す様に、先ず、 多値入力画像信号VDOに同期して送られてくる 個像クロック信号VCLKにより、入力された多 値入力画像信号VDOをD/A変換器によつてア ナログ電圧波形化し、アナログ画像信号AVを生 成する。

そして、適当な方法で発生させた比較用の三角 波SAWとこのアナログ関係信号AVを、比較器 で比較する。比較用の三角波SAWよりアナログ 画像信号AVの電圧の方が高い場合には、該比較 器の出力信号OPDを"ON"に、比較用の三角 波SAWよりアナログ 餌像信号AVの電圧の方 が低い場合には該比較器の出力信号OPDを "OFF"にして、入力された多値入力 関係信号 VDOをPWM信号化して対応する記録画像信号 を生成している。 しかしながら、このような従来のPWM方式では、アナログ信号を扱うための基準電位の変動、 雑音の混入など不安定動作要因が多く、安定した PWM変換が困難だった。

このため、この問題を解決する手段を譲じた例として、入力顕像信号 V D O をアナログ化せずに デジタル信号のまま比較する方法がある。この方法は例えば第 1 3 図に示す構成で行なわれてい

第13図においては、マスタクロック信号 CLKは、入力関像信号VDOのn倍の周波数を 持つものとする。

入力画像信号 V D O は、ラッチ回路 2 1 において、マスタクロック信号 C L K を分周器 2 3 で n 分周して得られた画像クロック信号 V C L K に同期が取られ、コンパレータ 2 4 に入力される。

特閱平3-119860 (3)

一方、26は比較用信号発生器であり、マスタクロック信号CLK毎に入力画像信号VDOと比較するための比較信号CMPDを発生する。このCMPDのピット数は入力画像信号VDOのピット数に対応している。比較用信号発生器26より出力された比較用信号CMPDは、ラッチ25においてマスタクロック信号CLKに同期がとられ、コンパレータ24に入力される。

コンパレータ24は、このラッチ21よりの入力関係信号VDOとラッチ25よりの比較用信号CMPDとのレベル値の比較を行ない、比較結果を出力画像信号OPDとして出力する。コンパレータ24は[VDO]>[CMPD]のとき出力関係信号OPDを"ON"として記録信号を出力する。

比較用信号CMPDは入力関係信号VDOの

的な不安定動作要因の入る懸念はない。

[発明が解決しようとしている問題]

しかしながら、上記従来例では、出力画像信号 OPDの最小パルス幅がマスタクロツクCLKの 間波数により決定されてしまい、これに伴ない階 調数が限定される。

階間数を上げるためには、マスタクロックの周波数を上げればよいが、電子回路素子には、作動周波数に限界があり、使用する電子回路素子により使用可能な周波数の上限が定まつている。

このため、高階調のPWM変換が難しくなる欠点がある。

また、一般に高周波発振器や作動周波数限界の高い高速動作電子回路素子は高価であり、高階調のPWM変換のためだけに全ての回路を高周波用素子で組むことは、経済的でない。

1つの信号がコンパレータ24に入力されている間に "n" 回入力される。このため、出力画像信号OPDはVDOのn倍の情報量を持つPWM信号となる。

以上の構成において、入力画像信号 V D O を 6 ピットの信号、"n"を"4"とし、比較用信号 発生器 2 8 としてアップ・ダウン・カウンタを用 いた場合のタイムチャートを第14回に示す。

アツブ・ダウン・カウンタはマスタクロツク毎 に直前のレベル値に定められた数値を加算、もしくは減算したレベル値を出力するもので、上限値が決められており、加算が進んで、上限値を連すると減算が開始されば算が進んでで、原値に連すると加算が開始されるという動作を繰り返し、疑似的な三角液を作り出すものである。上記の方式ではデータ問志の比較であり、アナログ

[課題を解決するための手段]

本発明は上述の課題を解決することを目的として成されたもので、クロックの1周期内を複数に分割す。る信号を形成し、高諮詢画像信号を生成する画像信号変調方式を提案することを目的とする。そして上述の課題を解決する一手段として以下の構成を鍛える。

即ち、クロツク信号に基づいて複数のそれれるのは相の異なる同一周波数クロック信号を対応のそれがある。 位相の異なる同一周波数クロック信号を対応のののではなり、多値は対する変換をはないののので生成を は、ののので生成を ないない から はい から はい から はい から はい から から はい はい から はい から は

また、多値入力配録信号の濃度レベルに基づ

[作用]

以上の構成において、多値入力記録信号を該記録信号の周期内にクロック信号の周期より短い時間単位でパルス幅変調を行う。

また、多値入力記録信号を該記録信号の周期内 にクロック信号より短い時間幅を持つ異なる複数 の信号に変換することにより該所定の重み付に促

クサ1によって 2 某技に分けられてラッチ I 2 、 ラッチ II 3 に入力され、それぞれ、マスタクロッ ク C L K からデレイ回路 I O によって作られたクロック D C L K 1 および D C L K 2 と同期がとられる。ラッチ I 2 、ラッチ II 3 により同期のとられた入力画像信号は、各々 D V D O 1 と D V D O 2 として、次段のコンパレータ I 4 、 II 5 に入力される。

ディレイ回路 1 0 の詳細構成を第 2 図に示す。 第 2 図に示すように、デイレイ回路 1 0 はマスタ クロック C L K をそのまま D C L K 1 として出力 するとともに、マスタクロック C L K に対してデ イレイ素子 1 6 で 9 0 ・位相を遅延して D C L K 2 として出力している。

デイレイ回路10よりのクロックDCLK1 およびDCLK2は排他的論理和(EX-OR) つたパルス幅変調を行なう。

このように、クロック信号の周波数を上げることなく、 高階調の記録信号を得ることができる。 [実施例]

以下、図面を参照して本発明に係る一実施例を詳細に説明する。

[第1実施例]

第1図は本発明に係る一実施例のプロック図であり、以下第1図を参照して本実施例を詳細に説明する。

本実施例は、8ピットの入力画像信号VDOを、最小パルス幅が入力画像信号VDOの周期の 1/4となる出力信号OPDにパルス幅変調する 例である。本実施例では、マスタクロックCLK はVDOと同じ周波数を持つている。

8ピツト入力画像信号VDOはディマルチプレ

回路 1 1 に入力され、該回路 1 1 によりマスタクロック C L K の 1 / 2 の問期のスイッチングクロック S C L K 1 が生成さる。また、該クロックS C L K 1をインパータ (N O T) 回路 1 2 で反転させたクロック S C L K 2 が作られる。この S C L K 1 および S C L K 2 は信号は各々アップダウンカウンタ I 8 及び II 9、ラッチ V 1 3 及び II 1 4、切換回路 I 5 に入力される。

アツブダウンカウンタI8の出力は、SCLK 1の入力毎にカウントアツプ又はカウントダウンされ、ラツチⅢ6においてSCLK1と同期がと られた後にコンパレータI4に比較信号CMPD 1として出力される。

アツブダウンカウンタ II 9 およびラッチ IV 7 でも同様に S C L K 2 に基づいて比較信号 C M P D 2 を生成してコンパレータ II 5 に出力する。

上述した様に、コンパレータI4には画像データDVDOIと比較用信号CMPDIとが入力されており、コンパレータI4内で比較判別され、[DVDOI] ≥ [CMPD1] のときのみ出力DI′に"I"が出力される。

コンパレータ II S IC 6、画像データ D V D O 2 と比較用信号 C M P D 2 とが入力されており、 $[D V D O 2] \ge [C M P D 2]$ のときのみ出力 D 2 、 C * 1 * が出力される。

それぞれの画像データD1 、およびD2 、は、ラッチV13およびラッチV14に入力され、各々SCLK1とSCLK2に同期がとられ、画像データD1、D2として出力される。画像データD1、D2は切換回路15に入力され、スイッチングクロックSCLK1およびSCLK2に基づいて、順次交互に選択され、シリアルの出力画像

出力される。即ち、ラッチV13、V14にラッチされた順番で、シリアルの関係データOPDが出力されるように構成してある。

以上説明した本実施例の動作タイミングを第4 図に示す。

なお、本実施例においては、入力画像信号 VDOの周波数が7MHェである場合には、 SCLK1およびSCLK2は14MHェとなり、切換回路15内の各様成要素素子の作動周波 数は28MHェとなる。

よつて、切換回路15内の各様成要素素子及び 切換回路15の製御信号であるSCLK1および SCLK2を生成する回路素子であるEX-OR 11と、インパータ回路12のみ高速作動素子 を用いればよく、他の素子は最大作動周被数が 20MH:程度あれば十分である。 アータOPDとして出力される。

この切換回路15の詳細を第3図に示す。

切換回路 1 5 は第 3 図に示すように、 J- K フリップフロップ 1 7、アンド回路 1 8 、 1 9 、及びオアゲート 2 0 で構成される。

そして、SCLK1の立ち上がりでJ-Kフリップフロップ17がセットされ、SCLK2の立ち上がりでJ-Kフリップフロップ17がリセットされる。その結果、SCLK1の立ち上がりタイミングでアンドゲート19が開いてアンドゲート18が関いてアンドゲート19が閉じるようになっている。その結果、SCLK2の立ち上が3と、医像データD1が出力画像データOPDとして出力され、SCLK1が立ち上がると、医像データD2が出力データOPDとして

なお、画像データD1、D2の出力を制御する デイレイクロックSCLK1。SCLK2の選択 は、画像データD1、D2の立ち上がり初期の不 安定状態を避けるよう考慮する必要がある。

[第2実施例]

本発明に係る第2の実施例を第5回に示す。

第2の実施例においても、上述した第1の実施 例同様8ピットの入力画像信号VDOの1周期を 4分割してバルス幅変調を行う。しかし、第2の 実施例においては、パルス幅変調用の信号を等分 割せず、選延クロック信号DCLRの選延時間を 適当に調整することにより、重み付けを行い、入 カ画像信号当たりの階調数を16階間としている。

第 5 図において、 8 ビット入力画像信号 V D O は、 ラッチ I 2 7 によりマスタクロック C L K と

の同期がとられてVDO/アドレス・データ変換回路28に入力される。VDO/アドレス・データ変換回路28では、入力函像信号VDOの濃度レベル値を修飾し、次のROM29に格納されている画像データをアクセスするためのアドレス・データADに変換する。

ROM29はこのアドレス・データADに対応した記憶領域から4ピットの画像データVDを出力する。このROM29より読み出された4ピットの画像データVDは、ラッチII30に入力され、再びマスタクロックCLKとの問期がとられて、桁の大きい方からD1、D2、D3、D4の4つの2値並列信号として切換回路32へ入力される。

この入力顕像信号VDOとROM29から挑出される画像データVD(D1~D4)との関係を

な濃度レベル値Dを低い方からO~15の番号を付けて表し、ある濃度レベル値がVDO1 繭素中に占める記録面積の割合:占有率をSとすると、DとSの関係は第7回の様にほぼ良好な比例関係を持つて表せる。占有率Sは実際の簡像濃度とほぼ比例している。

VDO/アドレスデータ変換回路28とROM28において、入力信号VDOに対して第6図、第7図に示す16階網のVDが出力されるようにするため、入力順像信号VDOの譲度レベル値に対してROM29よりは第8図に示すVD(D1~D4)が出力されるように排成している。

切換回路32では後に示すように、デイレイ回路31からのデイレイ・クロックDCLK1~4に基づいて、入力関像信号の周期内に顕像データVDの上位の桁から1ビットずつ順次に出力す

以下に説明する。

本実施例では、入力画像信号 V D O の I 画索を第6 図に示す割合となるように分割し、この大きさの異なる分割画素に画像データ D 1 ~ D 4 を割り当てている。各分割画素は割り当てられた画像データの値が"1"のとき印刷されるものとすると、画像データ D 1 ~ D 4 の組み合わせにより V D O 1 画素当り 1 6 階調の濃度表現が可能になる。

一般には、実際の画像機度と画像データVDの 濃度レベル値は比例関係にあることが望ましい。 しかし、これは画素の分割のしかたに大きく依存 する。本実施例において第6図に示した様に画素 を分割したのは、上記に比例関係になるべく近づ けるためである。

画像データDI~D4の組み合わせにより可能

5.

このディレイ回路31の詳細を第9図に示す。 第9図に示す様に、ディレイ回路31はディレイ素子I~Ⅲ33~35より構成され、それぞれ 入力された信号をディレイ素子I33は136.8。 (1サイクルの38%)、ディレイ素子Ⅱ34は 54。(1サイクルの15%)、ディレイ素子Ⅲ34は 35は72。(1サイクルの20%)遅延させる。この結果、ディレイ回路31は入力信号であるマスタクロツクCLKを順次遅延させることで、それぞれマスタクロツクCLKと位相の異なるディレイ・クロックDCLK1~4を生成す

即ち、マスタクロツクCLKと同相のDCLK 1、位相が136.8° 遅れのDCLK2、位相 が190.8° 遅れのDCLK3、及び位相が 260.8° 遅れのDCLK4を生成する。

生成された4つのディレイ・クロックDCLK1~4は切換回路32に出力される。この切換回路32の詳細を第10図に示す。

切換回路32は、ラッチ II 30よりの4ビット 並列のD1~D4をデイレイ・クロックDCLK 1~4により直列のバルス幅信号に変換(ベルス 幅変調)する回路である。切換回路30に入力立 れているデイレイ・クロックDCLK1はをも たっクロックファンドゲートをも は一タD1をオアゲート44を通力 でカウロンでは、マックロッドがある。 は一タロ1をオアゲートはで、フッツで で、スをはりたいながると、スを出りない。 で、スを出りたいると、アッドがファッドがファッドがファッドがファッドがファッドの で、スを開ける。即ちこの時間まで回

以上の様に構成することにより、例えば入力画像信号VDOの入力周波数が7MHIである場合に、切換回路32の回路素子の最大作動周波数は約46.7MHIとなる。この結果、切換回路素子には50MHIで安定動作するものを用いればよい。

なお、本発明は切換回路素子の安定動作が保証される範囲ならばデイレイ・クロックの数・位相 差を限定するものではない。

また、入力関係信号のピット数や切換回路に入力する画像データの個数を限定するものではない。

以上説明したように本実施例によれば、入力国 像信号を、該信号の1周期内でマスタクロック周 期を変更せず、該マスタクロック信号の周期より 短い時間単位でパルス幅変調を行うことができ タD I は継続する。

デイレイ・クロックDCLK2が立ち上がることにより、フリップ・フロップ37がセット状態となり、アンドゲート41を開き画像データD2を出力信号ODPとして出力する。D2の出力はDCLK3の立ち上がりまで総続する。

以下同様に、D3はDCLK4が立ち上がるまで、D4はDCLKIが立ち上がるまでそれぞれ出力信号ODPとして出力される。

以上の第2実施例の入力画像信号VDOのパルス幅変調の各動作タイミングを第11箇に示す。

上述の切換回路32による画像データ送出手頃は、デイレイ・クロックDCLK1〜4によつて 画像データD1〜D4のそれぞれについて送出時間を変えることにより重み付けを行うことに相当

5.

また、多値入力記録信号を談信号の周期内で、マスタクロック周期を変更せず、該マスタクロック信号の周期より短い時間幅を持つ異なる複数の信号に変換することにより所定の重み付に従った パルス幅変額を行なうことができる。

[発明の効果]

以上説明したように本発明によれば、マスタクロック信号等の周波数を上げることなく、高階調の記録信号を得ることができ、高値な高速動作回路素子を必要最小限の範囲のみに使用するだけで、経済的に高解像度を実現する画像信号変調方式が提供できる。

4. 図面の簡単な説明

第1図は本発明に係る第1実施例のプロック 株成図

特閒平3-119860 (8)

第2図は第1図に示すディレィ回路の詳細構成図、

第3図は第1図に示す切換回路の詳細構成図、 第4図は本実施例の動作タイミングチャート、

第5図は本発明に係る第2実施例のプロック様 成図、

第6図は第2実施例の入力画像信号の1 圏 業に対する変換信号 D 1 ~ D 4 の割合を示す図、

第7図は第6図に示すD1~D4による多階調 譲度実現状態を示す図、

第8図は第2実施例の入力画像個号とROMよりの出力変換倡号D1~D4の関係を示す図、

第9図は第5図に示すディレィ回路の詳細構成図、

第10回は第5回に示す切換回路の詳細構成図 第11回は第2実施例の動作タイミングチャー Ь.

第12図は従来のアナログPWMの説明図、


第13図は従来のデジタルPWMのプロック構成図、


第14図は第13図のデジタルPWMのタイミングチャートである。

図中、1 ーディマルチプレクサ、2 . 3 . 6 , 7 , 1 3 , 1 4 , 2 1 , 2 5 . 2 7 . 3 0 ー ラッチ、4 . 5 . 2 4 ー コンパレータ、8 . 9 ー アップグウンカウンタ、1 1 ー 排他的論理和回路、1 2 . 2 2 ー インパータ回路、1 6 . 3 3 ~ 3 5 ー ディレイ素子、1 7 . 3 6 ~ 3 9 ー J ー K フリップフロップ、1 8 . 1 9 . 4 0 ~ 4 3 ー アンド回路、2 0 . 4 4 ー オア回路、2 8 ー V D O / アドレスデータ変換回路、2 9 ー R O M 、3 1 ー デ

イレイ回路、32…切換回路である。


特許 出版人 キヤノン 株式会社 院庁大院 代理人弁理士 大塚康徳 (他上名) (記)(社)







第 3 図


特開平3-119860(9)








第5図







	S (%)	V D O	V D			
ᆫ			ŏ	02	03	D4
0	0	OOH ~ 13H	0	0	0	0
	15	14H ~ 2CH	0		0	0
2	20	2DH ~ 3CH	0	0		0
3	27	30H ~ 4FH	0	0	0	,
4	35	50H ~ 5DH	0			0
5	38	5EH ~ 66H	1	0	0	0
6	42	67H ~ 71H	0		0	
7	47	72H ~ 7FH	0	0	l i	1
8	53	HOB ~ HOB	1	1	0	0
9	58	8EH ~ 99H		0		0
2	62	9AH ~ AZH	0	T		1
\exists	65	A3H ~ BOH		0	0	1
12	73	BIH ~ C3H			T	0
13	80	C4 H ~ D2H			0	
14	85	D3H ~ ECH		0		
15	00	EDH ~ FFH			Lı	

第8 図


特開平3-119860 (11)






第一一図


特開平3-119860 (12)





第13図

特閒平3-119860 (13)



第1頁の続き の発明者 真 野 宏 東京都大田区下丸子3丁目30番2号 キャノン株式会社内 の発明者 瀬 戸 薫 東京都大田区下丸子3丁目30番2号 キャノン株式会社内 【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第3区分 【発行日】平成10年(1998)8月21日

【公開番号】特開平3-119860 【公開日】平成3年(1991)5月22日 【年通号数】公開特許公報3-1199 【出願番号】特願平1-255294 【国際特許分類第6版】

H04N 1/403 B41J 2/44 H04N 1/405 [FI]

H04N 1/40 103 A B B41J 3/00 M

手続補正書

平成 8年10月 2日

特许疗品官政

لتعا

1.事件の表示

₩期平 1-255294号

2. 福圧をする者

事件との関係 特許出題人 キヤノン株式会社

5. 代 班 人 T102

T102 支京都千代田区勘町 5 丁目 7 寿地 紀尼井町 TB R ピル 5 0 7 寿生 (7642) 伊田士 大 秋 皮 樹 TBL 03 (52 76) 32 41 PAX 08 (52 76) 32 42 PAX 08 (52 76) 32 42

4. 核正の対象

明都書の受明の名称の様、特許許求の氣圏の機 及び発明の許頼な起境の機 5. 福正の内的

. . . .

- (1) 特許確求の範囲を対紙のように補正する。
- (2) 死明の名称を『当像信号支護監督』と推正する。
- (3) 明朝豊第4貫3行~6行を下記のように補正する。

-2-

- 『本売野は、夕位入力配録信号に基づいて蓄像信号を出力する面像信号変数数 数に関するものである。』
- (4) 明都存集10页2行~第12頁3行を下記のように被正する。

~&-

『 上記目的を達成するために本発明の関係信号変数数類は以下のような規定を 備える。即ち、

多値入力配録信号に基づいて面像信号を出力する異像信号変異設定であって、 同一周波兼でそれぞれ位相の異なる複数のクロック信号を完全するクロック発 生手段と。

多位入力配給信号を複数の2位開業信号に支援する支援手段と、

前記支換平段で生成された前記改数の2 被再像保予を前記クロック発生手段で 発生された複数のクロック付号により数次出力する出力手段と、 を存することを特徴とする。

(作用)

以上の権成において、多権人力記録音号を複数の2 統論条借号に変換し、その2 権国条信号を、同一月放放でそれぞれ収相の異なる複数のクロックは号により駆大出力するように動作する。2

(5) 質集管第26頁12行~13行の「関係信号発酵方式」を「関係信号変数 終数」と補注する。

ΒF

划鉄

111

神楽平1-25-5294号の特許請求の知題

今4入力記録信号に基づいて面像信号を出力する組像信号契慎装置であって、 同一局接致でそれぞれ位相の異なる複数のクロック信号を発生するクロック発 生手段と、

多値入力配線信号を複数の2値関係信号に変換する変換手段と、 前配変換手段で生成された故配複数の2値関係信号を前記クロック発生手段で 発生された複数のクロック信号により解文出力する出力手段と、 を有することを特徴とする関係信号変異接触。